Klopné obvody se používají k ukládání dat a řízení toku informací v počítačích a komunikačních zařízeních. Na rozdíl od klopného obvodu může západka změnit svůj výstup, když je aktivní určitý vstup. Západka i klopný obvod se liší. Západka je citlivá na úroveň, zatímco klopný obvod je citlivý na hrany.
Můžete porovnat západku a klopný obvod podle toho, jak reagují na vstupní signál. Západka mění svůj výstup podle úrovně vstupního signálu. Signál na vstupu bude vysoký nebo nízký. Klopný obvod mění svůj výstup podle přechodu vstupního signálu. To znamená, že místo vysokých a nízkých hodnot bude vstupní signál buď stoupat nebo klesat.
Flip-flopy mají různé typy jako SR, JK, D a T Flip-Flop. Tento článek se bude podrobně zabývat klopným obvodem typu D. Flip-flop typu D můžete navrhnout pomocí klopného obvodu SR. Mezi vstupy S a R klopného obvodu typu D se zapojí hradlo NOT a oba tyto vstupy jsou propojeny. Namísto klopných obvodů SR můžete použít klopný obvod typu D, pro tuto konfiguraci potřebujete pouze stav SET a RESET.
Rychlý přehled:
- Co je to klopný obvod typu D?
- Obvod typu D Flip-Flop
- Časový diagram
- Pravdivostní tabulka pro Flip-Flop typu D
- Konfigurace Master-Slave klopného obvodu typu D
- Master-Slave klopný obvod typu D
- Flip Flop typu D pro frekvenční dělení
- D Flip Flops jako datové západky
- Transparentní datová západka
- Flip-Flop IC typu D
- Závěr
Co je to klopný obvod typu D?
Klopný obvod typu D (zpožděný klopný obvod) je taktovaný prvek digitálního obvodu, který má dva stabilní stavy. Tento typ klopného obvodu využívá na svém vstupu zpoždění jednoho hodinového cyklu. Díky tomu můžete zapojit více klopných obvodů typu D do kaskády a vytvořit tak zpožďovací obvody. Flip-flopy typu D mají různé aplikace, zejména v systémech digitální televize.
Obvod typu D Flip-Flop
Jednoduchý klopný obvod typu D obsahuje čtyři vstupy a dva výstupy. Tyto vstupy jsou:
1. Data
2. Hodiny
3. Nastavte
4. Resetujte
Dva výstupy klopného obvodu typu D jsou k sobě logicky inverzní. Vstupní data mohou být buď logická 0 (nízké napětí) nebo logická 1 (vysoké napětí). Vstupní hodinový signál bude synchronizovat klopný obvod s externím signálem. Dva nastavené vstupy a reset jsou udržovány na nízké logické úrovni. Klopný obvod typu D má dva možné stavy. Když je datový vstup (D) klopného obvodu 0, resetuje klopný obvod a výsledkem je výstup 0. Když je datový vstup (D) 1, nastaví klopný obvod a výsledkem je výstup 1.
Je důležité si uvědomit, že klopný obvod typu D se liší od západky typu D. Západka typu D nevyžaduje hodinový signál, ale klopný obvod typu D vyžaduje ke změně svého stavu hodinový signál.
Můžete sestavit klopný obvod typu D s párem západek SR. Invertované spojení je také potřeba pro jeden datový vstup mezi S a R vstupy. Vstupy S a R nemohou být současně vysoké nebo nízké. Jedním z hlavních předností klopného obvodu typu D je to, že může vytvořit západku, která může ukládat a uchovávat datové informace. Tuto vlastnost latch klopného obvodu typu D můžete použít k vytvoření zpožďovacího obvodu a zpracování dat, když je to potřeba. Klopné obvody typu D se používají hlavně ve frekvenčních děličích a datových západkách.
Časový diagram
Pojďme si rozebrat časový diagram zleva doprava:
- Na začátku časového diagramu je Q je zpočátku NÍZKÁ. Když SET krátce přejde na HIGH, Q se stává VYSOKÝ a zůstává VYSOKÝ. Na druhou stranu, když RESET krátce přejde na VYSOKÝ, Q se stane LOW a zůstane LOW.
- Změny DATA z LOW na HIGH nemají vliv na Q . Výstup nereaguje na změny DATA. Na vzestupné hraně prvního hodinového pulsu, protože DATA jsou VYSOKÁ, Q se stává VYSOKÁ. I když se DATA na okamžik změní zpět na NÍZKÁ a poté zpět na VYSOKOU. To vše nemá vliv na Q . Na vzestupné hraně druhého hodinového pulsu jsou DATA stále VYSOKÁ a Q také zůstává VYSOKÝ.
- Přechod na vzestupnou hranu třetího hodinového pulsu, když je DATA NÍZKÁ, Q se stává NÍZKÝ. Ve čtvrtém a pátém hodinovém pulzu, kde DATA zůstávají NÍZKÁ, Q také zůstává NÍZKÁ na každé stoupající hraně. Nakonec, když přijde vzestupná hrana, DATA jsou VYSOKÁ a Q také jde do VYSOKÉ.
Všimněte si, že Q̅ je vždy opakem Q . Vstup SET může kdykoliv změnit výstup na HIGH. Podobně můžete použít vstup RESET k otočení výstupu na LOW, kdykoli budete chtít.
Pravdivostní tabulka pro Flip-Flop typu D
Charakteristiky klopných obvodů typu D lze zapsat pomocí pravdivostní tabulky klopných obvodů D. Uvnitř pravdivostní tabulky vidíme, že máme jeden vstup, který je D. Podobně máme pouze jeden výstup, který je Q(n+1).
| CLK | D | Q(n+1) | Stát |
| – | 0 | 0 | RESETOVAT |
| – | 1 | 1 | SOUBOR |
V tabulce charakteristik klopného obvodu typu D máme dva vstupy, D a Qn. Tabulka charakteristik má jeden výstup Q(n+1).
Z logického diagramu typu D můžeme usoudit, že Qn a Qn' jsou dva komplementární výstupy. Tyto dva výstupy také fungují jako vstupy pro hradlo 3 a hradlo 4. Takže Qn, což je současný stav klopného obvodu, bude považováno za vstup a Q(n+1), což je další stav klopného obvodu. bude považován za výstup.
| D | Qn | Q(n+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Pomocí charakteristické tabulky klopných obvodů typu D můžeme napsat booleovský výraz K-map z K-mapy se 2 proměnnými.
Konfigurace Master-Slave klopného obvodu typu D
Pro zlepšení chování klopného obvodu typu D můžeme na konec výstupu klopného obvodu typu D přidat druhý klopný obvod SR. To bude mít za následek aktivaci doplňkového hodinového signálu z výstupu klopného obvodu typu D. V důsledku toho se vytvoří klopný obvod typu D typu Master-Slave. Když přijde náběžná hrana (od nízké k vysoké) hodinového signálu, vstupní podmínka na hlavním klopném obvodu bude zablokována. Zatímco výstup hlavního klopného obvodu typu D bude deaktivován.
Podobně, když dorazí sestupná nebo sestupná hrana (High-to-Low) hodinového signálu, bude aktivován druhý stupeň slave. Když hodinový impuls přejde z vysokého na nízký (během záporného impulsu), výstup se změní. Klopné obvody typu Master-Slave typu D můžete navrhnout kaskádováním dvou západek, přičemž obě mají opačné fáze hodin.
Master-Slave klopný obvod typu D
Takže z obvodu Master-Slave typu D můžete vidět, jak hlavní klopný obvod načítá data ze vstupu D, když hodinový impuls stoupá v obvodu Master-Slave typu D. Tím se mistr přepne. Na druhé hraně (sestupná hrana) hodinového impulsu nyní slave klopný obvod načte data a zapne slave zařízení.
Celkově tato konfigurace povede k tomu, že jeden klopný obvod bude vždy zapnutý, zatímco druhý bude vypnutý. Všimněte si, že výstup Q této konfigurace klopného obvodu master-slave zachytí hodnotu D pouze tehdy, když je aplikován úplný cyklus hodinových pulsů. Tento kompletní cyklus by měl obsahovat náběžnou i sestupnou hranu v konfiguraci 0-1-0.
Flip Flop typu D pro frekvenční dělení
Klopný obvod typu D můžete také použít jako obvod frekvenčního děliče. Přímo propojte D klopný výstup Q se vstupem D. Tím vytvoříte zpětnovazební systém s uzavřenou smyčkou. Pro každé dva cykly hodinových impulzů se přepne bistabilní.
Data Latch může také fungovat jako binární dělič nebo frekvenční dělič. To povede k vytvoření obvodu čítače děleného 2. To znamená, že výstupní frekvence je poloviční ve srovnání s frekvencí hodinových impulzů.
Včetně systému zpětné vazby kolem klopného obvodu typu D můžete také vytvářet různé typy klopných obvodů, jako jsou klopné obvody typu T, známé také jako bistabilní klopné obvody typu T. Tento klopný obvod typu T v binárních čítačích může fungovat jako obvod dělení dvěma, jak je znázorněno níže.
Z výše uvedeného průběhu můžeme usoudit, že když je výstup Q dán jako zpětná vazba na vstupní svorku D, frekvence výstupních pulzů na Q bude přesně rovna polovině (ƒ/2) frekvence vstupního hodinového signálu (ƒ V ). Jinými slovy, tento obvod dosahuje frekvenčního dělení dělením vstupní frekvence faktorem dva. Q přejde na 1 jednou za dva hodinové cykly.
D Flip Flops jako datové západky
D klopné obvody spolu s frekvenčním dělením mohou také fungovat jako Data Latches. Data Latch je zařízení, které slouží k uchování nebo vyvolání dat přítomných na jeho vstupu. Ve skutečnosti funguje jako jednobitové paměťové zařízení. Můžete snadno najít IC, jako je TTL 74LS74 nebo CMOS 4042 ve formátu Quad. Tyto integrované obvody jsou speciálně navrženy pro účely uchycení dat.
Chcete-li vytvořit 4bitový datový blok, spojte čtyři 1bitové datové blokování dohromady. Také se ujistěte, že hodinové vstupy všech těchto 1bitových datových západek jsou propojeny a synchronizovány. Níže je uveden daný 4bitový datový blokovací obvod.
Transparentní datová západka
V elektronice a digitálních obvodech najdete četné aplikace Data Latch. Pomocí Data Latch můžete spravovat ukládání do vyrovnávací paměti, správu I/O portů, řízení obousměrné sběrnice a řízení zobrazení. Je navržen tak, aby vám poskytl velmi vysokou výstupní impedanci na obou Q a jeho doplňkový výstup Q̅ . To bude mít za následek minimalizaci impedančních vlivů na připojené obvody.
Většinou zjistíte, že jednotlivé 1bitové datové západky se běžně nepoužívají. Komerčně dostupné integrované obvody integrují více jednotlivých datových západek (4, 8, 10, 16 nebo 32) do jednoho balíčku. Příkladem je 74LS373 Oktalová průhledná západka typu D.
Můžete myslet na 74LS373 jako zařízení, které má osm Žabky typu D uvnitř toho. Každý klopný obvod má datový vstup D a výstup Q . Když je hodinový vstup (CLK) VYSOKÝ, výstup každého klopného obvodu bude odpovídat datovému vstupu. To znamená, že vstup dat je transparentní nebo viditelný pro výstup. V tomto otevřeném stavu je cesta od D̅ vstup do Q̅ výstup je transparentní. To umožňuje datům nerušený tok, a proto je uveden název transparentní západka.
Na druhou stranu, když je hodinový signál NÍZKÝ, západka se zavře. Výstup na Q̅ je zablokován na poslední hodnotu dat před změnou hodinového signálu. V tomto bodě, Q̅ se již nemění v reakci na D̅ .
Flip-Flop IC typu D
Existují různé typy D klopných integrovaných obvodů, které jsou k dispozici v pouzdrech TTL i CMOS. 74LS74 je jednou z běžně používaných možností, které můžete zvážit. Jedná se o klopný obvod Dual D, který obsahuje dvě samostatné bistabilní jednotky typu D v jednom čipu. Pomocí tohoto můžete vytvořit jeden přepínací klopný obvod nebo přepínací obvod master-slave.
K dispozici jsou také některé další klopné obvody typu D, jako je klopný obvod 74LS174 HEX D s přímým čistým vstupem. Dalším D klopným obvodem IC je 74LS175 Quad D klopný obvod s doplňkovými výstupy. Žabka 74LS273 Octal typu D má celkem 8 žabek typu D. Všech těchto osm klopných obvodů má jasný vstup. Všechny tyto vstupy jsou spojeny v jednom balení.
Závěr
Flip-Flop typu D lze navrhnout pomocí dvou západek SR zády k sobě. Mezi vstupy S a R je také použit měnič. Výsledkem bude jeden vstup D (data). K základnímu klopnému obvodu typu D můžete přidat druhý klopný obvod SR. To zlepší fungování klopného obvodu typu D. Tento klopný obvod SR můžete připojit k výstupu klopného obvodu typu D. Bude fungovat pouze tehdy, když je hodinový signál opačný než původní. Tato konfigurace je také známá jako klopný obvod Master-Slave D.
Jak západka typu D, tak klopný obvod typu D se liší. Latch nemá hodinový signál, zatímco klopný obvod typu D hodinový signál obsahuje. D flip-flop je zařízení spouštěné okrajem. Přenos vstupních dat je řízen pomocí náběžné nebo sestupné hodinové hrany. Na druhé straně jsou Data Latche, stejně jako datová západka a průhledná západka, zařízeními citlivými na úroveň.